ana

Author: CBDT-JWT

notes/advanced-analog-circuits.md

@@ -46,6 +46,8 @@ $$
 | $C_{gs}$ | $0$ | $\dfrac{1}{2}WL C_{ox}$ | $\dfrac{2}{3}WL C_{ox}$ |
 | $C_{gd}$ | $0$ | $\dfrac{1}{2}WL C_{ox}$ | $0$ |
 | $C_{gb}$ | $\left(\dfrac{1}{C_{cb}}+\dfrac{1}{C_{gc}}\right)^{-1}$ | $0$ | $0$ |
+| $C_{sb}$ | $C_{jsb}$ | $C_{jsb}+\frac{1}{2}C_{cb}$ | $C_{jsb}+\frac{2}{3}C_{cb}$ |
+| $C_{db}$ | $C_{jdb}$ | $C_{jsb}+\frac{1}{2}C_{cb}$ | $C_{jdb}$ |
 
 $$
 C_{cb}=\frac{\varepsilon_{si}}{x_d}\cdot W\cdot L
@@ -71,3 +73,268 @@ $V_{GD}$ 对沟道电荷的控制能力较弱，而 $V_{GS}$ 对沟道电荷的
 
 交叠电容包括垂直方向的交叠电容$C_{ox}L_{oI}W$和侧壁交叠电容，**后者在现代工艺中不可忽略**，因为与其他特征尺寸相比，{==栅极厚度较大==}。可以使用简单的模型方程$C_{oI}=W\cdot C_{oI}'$，其中$C_{oI}'$是单位宽度的交叠电容。
 
+
+### 衬底
+
+![alt text](assets/advanced-analog-circuits_1773022110824_png)
+
+在 40nm CMOS（N 阱）工艺中,{==PMOS晶体管是五端器件==}（G、D、S、N阱、P衬底）。N 阱与衬底形成 PN 结，产生势垒电容 $C_W$。
+
+* **当N阱=V_{DD}，衬底=GND时**，$C_W$被短路，不影响性能
+* **当N阱与源极连接**，不会短路，产生$0.05fF/\mu m^2$的电容
+
+#### 衬底工艺
+
+低成本（N阱）工艺中，只有 PMOS 具有独立的衬底连接，NMOS的P衬底是一大块。
+
+![alt text](assets/advanced-analog-circuits_1773022609791_png)
+
+![alt text](assets/advanced-analog-circuits_1773022661401_png)
+
+N阱工艺下衬底的连接接方案：（注意NMOS的P衬底全都接地了）
+
+![alt text](assets/advanced-analog-circuits_1773022755826_png)
+
+#### 背栅效应
+
+![alt text](assets/advanced-analog-circuits_1773022821294_png)
+
+随着$V_{SB}$增加，源极周围耗尽区也随之扩大；耗尽区中的负电荷增加会排斥电子阻止其聚集到沟道。因此需要更大的$V_{GS}$来对抗这种影响，相当于$V_{t}$增加了。
+
+$$
+V_t = V_{t0} +\gamma\left(\sqrt{2\phi_f + V_{SB}}-\sqrt{2\phi_f}\right)
+$$
+
+$V_t$的变化也会影响漏极电流$I_D$,从而定义小信号下的背栅跨导
+
+$$
+g_{mb}=\frac{\partial I_D}{\partial V_{BS}}=-\frac{\partial I_D}{\partial V_{SB}}
+$$
+
+$$
+\begin{aligned}
+\frac{g_{mb}}{g_m} &= \frac{\partial V_t}{\partial V_{SB}}\cdot\underbrace{ \frac{\partial I_D}{\partial V_t}\cdot\frac{\partial V_{GS}}{\partial I_D}}_{-1}\\
+&=\frac{\partial V_t}{\partial V_{SB}}=\boxed{\frac{\gamma}{2\sqrt{2\phi_f + V_{SB}}}}
+\end{aligned}
+$$
+
+最终得到的小信号模型：（考虑了背栅效应和衬底电容）
+
+![alt text](assets/advanced-analog-circuits_1773023524551_png)
+
+## 放大器的线性化分析
+
+### MOS的小信号模型
+
+放大器的基本原理是**利用压控压源（VCCS）将输入电压转化为电流，再用电阻将电流转化为输出电压**。
+
+CS组态的MOS可以作为VCCS：
+
+![alt text](assets/advanced-analog-circuits_1773024288628_png)
+
+$$
+I_D = \frac{1}{2}\mu C_{ox}\frac{W}{L}(V_{i}-V_t)^2
+$$
+
+$$
+V_o=V_{DD}-I_D\cdot R_L
+$$
+
+为此需要通过偏置把输入电压带入合适的工作区。我们定义静态工作点栅极过驱动电压$V_{ov}=V_{I}-V_t$（无输入信号时$V_{ov}=V_{GS}-V_t$）。
+
+![alt text](assets/advanced-analog-circuits_1773024521434_png)
+
+$$
+\begin{aligned}
+V_o+\Delta V_o&=V_{DD}-\frac{1}{2}\mu C_{ox}\frac{W}{L}(V_{ov}+\Delta V_i)^2\cdot R\\
+\Delta V_o&=-\frac{1}{2}\mu C_{ox}\frac{W}{L}R\left[(V_{ov}+\Delta V_i)^2-V_{ov}^2\right]\\
+&=-\frac{1}{2}\mu C_{ox}\frac{W}{L}R\left[2V_{ov}\Delta V_i + (\Delta V_i)^2\right]\\
+&=-\frac{2I_D}{V_{ov}}\cdot R\cdot \Delta V_i \cdot\left[1+\frac{\Delta V_i}{2V_{ov}}\right]
+\end{aligned}
+$$
+
+假设$\Delta V_i\ll V_{ov}$，则
+
+$$
+\boxed{\Delta V_o=-\frac{2I_D}{V_{ov}}\cdot R\cdot \Delta V_i}
+$$
+
+定义跨导
+
+$$
+\boxed{g_m=\frac{\partial I_D}{\partial V_{GS}}=\frac{2I_D}{V_{ov}}}
+$$
+
+实际晶体管中，漏极电流与$V_{DS}$有弱相关性，进而
+
+$$
+I_D=\frac{1}{2}\mu C_{ox}\frac{W}{L}(V_{ov})^2\cdot \color{red}{(1+\lambda V_{DS})}
+$$
+
+![alt text](assets/advanced-analog-circuits_1773025321392_png)
+
+因此从小新好看，有限的$\dfrac{\mathrm dI_D}{\mathrm dV_{DS}}$等效为与工作点有关的输出电导
+
+$$
+\begin{aligned}
+g_{ds} &= \frac{\partial I_D}{\partial V_{DS}} = \lambda I_D \\
+\end{aligned}
+$$
+
+![alt text](assets/advanced-analog-circuits_1773025457703_png)
+
+### 性能指标
+
+![alt text](assets/advanced-analog-circuits_1773025687579_png)
+
+$$
+H(s)=\frac{v_o(s)}{v_i(s)}=\frac{-g_mR}{1+sR_iC_{gs}}
+$$
+
+**直流电压增益**：$A_{DC}=-g_mR$，利用确定的$A_{DC}$和负载$R$求出需要的跨导$g_m$
+
+**带宽**：$f_{3\mathrm{dB}}=\dfrac{1}{2\pi R_i C_{gs}}$，希望降低$C_{gs}$以提高带宽
+
+**功耗**：$P=V_{DD}I_D$，希望降低$I_D$以降低功耗
+
+因此从器件的角度，我们希望MOS提供$g_m$的情况下不产生很大的$I_D$和$C_{gs}$。因此可以定义“性能指标”
+
+$$
+\frac{g_m}{I_D}=\frac{2}{V_{ov}}\text{和} \frac{g_m}{C_{gs}}=\frac{3\mu V_{OV}}{2L^2}
+$$
+
+分别称为**跨导效率**和**特征频率**，它们都与过驱动电压$V_{ov}$有关。如果将其相乘，得到
+
+$$
+\frac{g_m}{I_D}\cdot \frac{g_m}{C_{gs}}=\frac{3\mu}{L^2}
+$$
+
+![alt text](assets/advanced-analog-circuits_1773026178109_png)
+
+!!! note "工艺演进的影响"
+    得益于“摩尔定律”，特征尺寸以及最小沟道长度不断缩小。$L_{min}$大约每 5 年减少 2 倍。1970 年时 Lmin=10μm ，2020 年时 Lmin=10nm。可以通过不同的方式{==利用工艺微缩==}：
+
+    1. **面向高速应用**:构建更快的电路，利用更大的$g_m/C_{gs}$,同时保持跨导效率$g_m/I_D$不变
+    1. **面向低功耗应用**:保持带宽$g_m/C_{gs}$不变，构建更高能效的电路($g_m/I_D$更大)。
+
+### 特征指标
+
+![alt text](assets/advanced-analog-circuits_1773027182723_png)
+
+**特征频率**定义为共源电流增益为1的频率。忽略非本征电容得到
+
+$$
+\omega_T=\frac{g_m}{C_{gs}}=\frac{3\mu V_{OV}}{2L^2}
+$$
+
+**本征增益**定义为输出电导为零时（$R_L\to \infty$）基本共源级可实现最大电压增益。
+
+$$
+\begin{aligned}
+\left|A_{DC}\right|&=g_mR=g_m\cdot\left(R_L\parallel r_o\right)\\
+\left|A_{DC}\right|_{max} &= g_m\cdot r_o = \frac{g_m}{g_{ds}} \\
+&\approx \frac{1}{\lambda V_{ov}}= \frac{2I_D}{\lambda I_DV_{ov}} 
+\end{aligned}
+$$
+
+| 指标 | 定义| 长沟道模型结果 |
+|------|------|------|
+| 跨导效率 | $g_m / I_D$ | $2 / V_{OV}$ |
+| 特征角频率 | $g_m / C_{gs}$ | $\dfrac{3}{2}\dfrac{\mu V_{OV}}{L^2}$ |
+| 本征增益 | $g_m / g_{ds}$ | $\approx \dfrac{2}{\lambda V_{OV}}$ |
+
+## 晶体管的基本电路结构
+
+晶体管有共源、共栅和共漏三种基本的连接模式。一个共源极就足以构建一个简单的放大器，栅极和共漏极可以作为有用的附加电路，用于构造“更好的”放大器。更复杂的模拟电路可以分解为上述三种基本连接方式的组合。
+
+![alt text](assets/advanced-analog-circuits_1773027802370_png)
+
+### 共源极
+
+![alt text](assets/advanced-analog-circuits_1773027836808_png)
+
+$$
+H(s)=\frac{v_o(s)}{v_i(s)}=\frac{-g_mR}{1+sR_iC_{gs}}\,\quad R=R_L\parallel r_o
+$$
+
+共源极具有很高的输入输出阻抗，是很好的VCCS。
+### 共栅极
+
+![alt text](assets/advanced-analog-circuits_1773027912598_png)
+
+定义$C_s=C_{gs}+C_{sb}$，$g_m'=g_m+g_{mb}$，忽略$R_L$得到
+
+![alt text](assets/advanced-analog-circuits_1773028108850_png)
+
+$$
+\frac{i_o}{i_i}=\frac{1}{1+s\frac{C_S}{g'_m}}\,,g'_mR_s\gg 1
+$$
+
+共栅级是电流缓冲器，增益为1，带宽很高.
+
+![alt text](assets/advanced-analog-circuits_1773028920960_png)
+
+**求解输入阻抗：**
+
+$$
+\begin{cases}
+\text{o点KCL: }&0=\dfrac{v_o}{R_L}+\dfrac{v_o-v_{test}}{r_o}-g'_mv_{test}\\
+\text{test点KCL: }&i_{test}=g'_mv_{test}+\dfrac{v_{test}-v_o}{r_o}+sC_Sv_{test}
+\end{cases}
+$$
+
+得到
+$$
+\begin{aligned}
+Y_{in}&=\frac{i_{test}}{v_{test}}\approx\frac{g'_mr_o}{R_L+r_o}+sC_S\\
+&=\boxed{\frac{g'_mr_o}{R_L+r_o}\left(1+sC_S\frac{R_L+r_o}{g'_mr_o}\right)}
+\end{aligned}
+$$
+
+低频下
+
+$$
+\boxed{R_{in}=\frac{R_L+r_o}{g'_mr_o}}
+$$
+
+1. 当$R_L\ll r_o$时，$R_{in}\approx 1/g'_m$，输入阻抗较低
+1. 当$R_L\gg r_o$时，$R_{in}\approx R_L/g'_m$，输入阻抗比未加入共栅级前降低**本征增益倍**
+
+**求解输出阻抗：**
+
+$$
+i_{test}=\frac{v_{test}}{r_o}+\frac{v_{gs}}{r_o}+g'_mv_{gs}\,,v_{gs}=-i_{test}R_S
+$$
+
+得到
+
+$$
+\boxed{R_{out}=\frac{v_{test}}{i_{test}}\approx g'_m}
+$$
+
+输出阻抗比未加共栅级前的源阻抗$R_S$提升本征增益倍!
+
+共栅极的电流增益在很宽的带宽内都接近1（大约到$f_T$），输入阻抗降低，输入阻抗升高可以作为电流缓冲器使用，可以利用这一点改进共源极VCCS。
+
+### 共源共栅结构
+
+![alt text](assets/advanced-analog-circuits_1773029752060_png)
+
+$$
+G_m = g_{m1}\cdot\frac{i_o}{i_i}\approx g_{m1}\,,R_o\approx r_{o2}(1+g'_{m2}r_{o1})
+$$
+
+$$
+\boxed{G_mR_o=g_{m1}r_{o2}(1+g'_{m2}r_{o1})\approx g_{m1}g_{m2}r_{o1}r_{o2}\sim (g_mr_o)^2}
+$$
+
+![alt text](assets/advanced-analog-circuits_1773029978716_png)
+
+$$
+\frac{v_x}{v_i}=g_{m1}Z_x\approx \frac{g_{m1}}{g'_{m2}}\left(1+\frac{R_L}{r_{o2}}\right)
+$$
+
+优势：
+
+1. 增益较小，削减密勒倍增效应；即使 $R_L$ 较大，通常也会有一个负载电容提供低阻抗端接，帮助维持这一特性.
+1. 共源共栅结构削弱了高频下从 Vi 到 Vo 的直接正向耦合