感觉要熟悉的新东西不少，相关模块 用firrtl 生成 verilog 作为dut呢？

[anzipomelo]

这个也是支持的，我们的 DUT 源码输入实际上是 verilog/sv，所以只要最终能给 picker 提供.v/.sv 就可以
如果要用 dpi 的话，.so/.a 这些库（需要有导入定义），.c/.cpp/.cxx 这些 C 代码也能作为输入的一部分
当然模块主体得是.sv/.v