- Implementar el módulo y el _testbench_ del banco de registros vectorial. - Archivo fuente: `processor/hdl/generic_blocks_vector/vector_register_file.sv` - Archivo test: `processor/tests/geo/vector_register_file_test.sv` Código de Referencia: https://github.com/fmurillom/Proyecto_2_Arqui_2_SIMD/blob/master/SystemVerilog/BancoRegistrosV.sv Consulta (p40): https://dl.acm.org/doi/10.1145/2912884
processor/hdl/generic_blocks_vector/vector_register_file.svprocessor/tests/geo/vector_register_file_test.svCódigo de Referencia: https://github.com/fmurillom/Proyecto_2_Arqui_2_SIMD/blob/master/SystemVerilog/BancoRegistrosV.sv
Consulta (p40): https://dl.acm.org/doi/10.1145/2912884