We read every piece of feedback, and take your input very seriously.
To see all available qualifiers, see our documentation.
There was an error while loading. Please reload this page.
1 parent e84a4e1 commit 3ea472cCopy full SHA for 3ea472c
1 file changed
docs/src/projects/HSLink Pro.md
@@ -123,6 +123,12 @@ HSLink Pro 的引脚定义满足 [20-pin J-Link Connector](https://wiki.segger.c
123
124
可以尝试将SWD信号线以麻花辫的方式绞成一股。并排杜邦线的形式容易造成奇奇怪怪的干扰。
125
126
+### JTAG对端短接了TVcc与Vref导致振荡等问题
127
+
128
+* 首先,Vref为输入到调试器的参考电平,TVcc为输出的一路跟随Vref的电压,**不应该直接连接**,能修改PCB的话应该修改,或者物理切断线。
129
+* 在对端仅短接,不供电的情况下,电压会产生振荡。请在上位机关闭**上电开启电源输出**。
130
+* 在对端短接并供电时,请确保预设值与Vref值相同以减小双电源供电产生的影响。对于大部分LDO和DCDC,不超出耐受范围,这仍是安全的。对于某些设计了输出大于设定时吸收电流(常见于超高PSRR,90db)的LDO与极少数主动吸收电流的同步整流buck,可能导致一些问题。
131
132
### 在下载时串口会有乱码?
133
134

0 commit comments