Skip to content

Commit efe03af

Browse files
hhk7734joshua-yang
hhk7734
authored and
joshua-yang
committed
whitespace
1 parent 93d6587 commit efe03af

2 files changed

Lines changed: 107 additions & 107 deletions

File tree

‎wiringPi/odroidc1.c‎

Lines changed: 47 additions & 47 deletions
Original file line numberDiff line numberDiff line change
@@ -316,100 +316,100 @@ static int _getAlt (int pin)
316316
case C1_GPIOX_PIN_START ...C1_GPIOX_PIN_END:
317317
switch (shift) {
318318
case 0:
319-
if (*(gpio + C1_MUX_REG_8_OFFSET) & (1 << 5)) { mode = 1; break; }
320-
if (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 14)) { mode = 2; break; }
319+
if (*(gpio + C1_MUX_REG_8_OFFSET) & (1 << 5)) { mode = 1; break; }
320+
if (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 14)) { mode = 2; break; }
321321
break;
322322
case 1 ... 3:
323-
if (*(gpio + C1_MUX_REG_8_OFFSET) & (1 << (5-shift))) { mode = 1; break; }
324-
if (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 13)) { mode = 2; break; }
323+
if (*(gpio + C1_MUX_REG_8_OFFSET) & (1 << (5-shift))) { mode = 1; break; }
324+
if (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 13)) { mode = 2; break; }
325325
break;
326326
case 4 ... 5:
327327
if ((*(gpio + C1_MUX_REG_5_OFFSET) & (1 << (33 - shift))) &&
328-
(*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12))) { mode = 1; break; }
329-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << (34 - shift))) { mode = 2; break; }
330-
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (21 - shift))) { mode = 3; break; }
328+
(*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12))) { mode = 1; break; }
329+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << (34 - shift))) { mode = 2; break; }
330+
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (21 - shift))) { mode = 3; break; }
331331
break;
332332
case 6 ... 7:
333333
if ((*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 28)) &&
334-
(*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12))) { mode = 1; break; }
335-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 27)) { mode = 2; break; }
336-
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (21 - shift))) { mode = 3; break; }
337-
if (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << (15 - shift))) { mode = 4; break; }
334+
(*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12))) { mode = 1; break; }
335+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 27)) { mode = 2; break; }
336+
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (21 - shift))) { mode = 3; break; }
337+
if (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << (15 - shift))) { mode = 4; break; }
338338
break;
339339
case 8:
340-
if (*(gpio + C1_MUX_REG_8_OFFSET) & (1 << 1)) { mode = 1; break; }
341-
if (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 11)) { mode = 2; break; }
342-
if (*(gpio + C1_MUX_REG_6_OFFSET) & (1 << 19)) { mode = 3; break; }
343-
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << 22)) { mode = 4; break; }
344-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 6)) { mode = 5; break; }
340+
if (*(gpio + C1_MUX_REG_8_OFFSET) & (1 << 1)) { mode = 1; break; }
341+
if (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 11)) { mode = 2; break; }
342+
if (*(gpio + C1_MUX_REG_6_OFFSET) & (1 << 19)) { mode = 3; break; }
343+
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << 22)) { mode = 4; break; }
344+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 6)) { mode = 5; break; }
345345
break;
346346
case 9:
347-
if (*(gpio + C1_MUX_REG_8_OFFSET) & (1 << 0)) { mode = 1; break; }
348-
if (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 10)) { mode = 2; break; }
349-
if (*(gpio + C1_MUX_REG_6_OFFSET) & (1 << 18)) { mode = 3; break; }
350-
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << 24)) { mode = 4; break; }
351-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 6)) { mode = 5; break; }
347+
if (*(gpio + C1_MUX_REG_8_OFFSET) & (1 << 0)) { mode = 1; break; }
348+
if (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 10)) { mode = 2; break; }
349+
if (*(gpio + C1_MUX_REG_6_OFFSET) & (1 << 18)) { mode = 3; break; }
350+
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << 24)) { mode = 4; break; }
351+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 6)) { mode = 5; break; }
352352
break;
353353
case 10:
354-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 22)) { mode = 1; break; }
354+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 22)) { mode = 1; break; }
355355
if ((*(gpio + C1_MUX_REG_7_OFFSET) & (1 << 31)) &&
356-
(*(gpio + C1_MUX_REG_9_OFFSET) & (1 << 19))) { mode = 2; break; }
357-
if (*(gpio + C1_MUX_REG_6_OFFSET) & (1 << 17)) { mode = 3; break; }
358-
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << 23)) { mode = 4; break; }
359-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 8)) { mode = 5; break; }
356+
(*(gpio + C1_MUX_REG_9_OFFSET) & (1 << 19)) { mode = 2; break; }
357+
if (*(gpio + C1_MUX_REG_6_OFFSET) & (1 << 17)) { mode = 3; break; }
358+
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << 23)) { mode = 4; break; }
359+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 8)) { mode = 5; break; }
360360
break;
361361
case 11:
362-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 20)) { mode = 1; break; }
363-
if (*(gpio + C1_MUX_REG_7_OFFSET) & (1 << 30)) { mode = 2; break; }
364-
if (*(gpio + C1_MUX_REG_2_OFFSET) & (1 << 3)) { mode = 5; break; }
362+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 20)) { mode = 1; break; }
363+
if (*(gpio + C1_MUX_REG_7_OFFSET) & (1 << 30)) { mode = 2; break; }
364+
if (*(gpio + C1_MUX_REG_2_OFFSET) & (1 << 3)) { mode = 5; break; }
365365
break;
366366
case 16 ... 17:
367-
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (25 - shift))) { mode = 1; break; }
368-
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (37 - shift))) { mode = 4; break; }
369-
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (21 - shift))) { mode = 5; break; }
367+
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (25 - shift))) { mode = 1; break; }
368+
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (37 - shift))) { mode = 4; break; }
369+
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (21 - shift))) { mode = 5; break; }
370370
break;
371371
case 18 ... 19:
372-
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (25 - shift))) { mode = 1; break; }
373-
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (37 - shift))) { mode = 4; break; }
372+
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (25 - shift))) { mode = 1; break; }
373+
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << (37 - shift))) { mode = 4; break; }
374374
break;
375375
case 20:
376-
if (*(gpio + C1_MUX_REG_6_OFFSET) & (1 << 16)) { mode = 3; break; }
377-
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << 25)) { mode = 4; break; }
378-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 9)) { mode = 5; break; }
376+
if (*(gpio + C1_MUX_REG_6_OFFSET) & (1 << 16)) { mode = 3; break; }
377+
if (*(gpio + C1_MUX_REG_4_OFFSET) & (1 << 25)) { mode = 4; break; }
378+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 9)) { mode = 5; break; }
379379
break;
380380
}
381381
break;
382382

383383
case C1_GPIOY_PIN_START ...C1_GPIOY_PIN_END:
384384
switch (shift) {
385385
case 0 ... 1:
386-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << (2 - shift))) { mode = 1; break; }
386+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << (2 - shift))) { mode = 1; break; }
387387
break;
388388
case 3:
389-
if (*(gpio + C1_MUX_REG_1_OFFSET) & (1 << 7)) { mode = 2; break; }
390-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 18)) { mode = 3; break; }
389+
if (*(gpio + C1_MUX_REG_1_OFFSET) & (1 << 7)) { mode = 2; break; }
390+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 18)) { mode = 3; break; }
391391
break;
392392
case 8:
393-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 0)) { mode = 1; break; }
393+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 0)) { mode = 1; break; }
394394
break;
395395
case 9:
396-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 4)) { mode = 1; break; }
396+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 4)) { mode = 1; break; }
397397
break;
398398
case 6 ... 7:
399399
case 10 ... 12:
400-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 5)) { mode = 1; break; }
400+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 5)) { mode = 1; break; }
401401
break;
402402
case 13 ... 14:
403-
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 5)) { mode = 1; break; }
404-
if (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << (20 - shift))) { mode = 3; break; }
403+
if (*(gpio + C1_MUX_REG_3_OFFSET) & (1 << 5)) { mode = 1; break; }
404+
if (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << (20 - shift))) { mode = 3; break; }
405405
break;
406406
}
407407
break;
408408
case C1_GPIODV_PIN_START...C1_GPIODV_PIN_END:
409409
switch (shift) {
410410
case 24 ... 27:
411-
if (*(gpio + C1_MUX_REG_6_OFFSET) & (1 << (47 - shift))) { mode = 4; break; }
412-
if (*(gpio + C1_MUX_REG_9_OFFSET) & (1 << (55 - shift))) { mode = 5; break; }
411+
if (*(gpio + C1_MUX_REG_6_OFFSET) & (1 << (47 - shift))) { mode = 4; break; }
412+
if (*(gpio + C1_MUX_REG_9_OFFSET) & (1 << (55 - shift))) { mode = 5; break; }
413413
break;
414414
}
415415
break;

‎wiringPi/odroidc2.c‎

Lines changed: 60 additions & 60 deletions
Original file line numberDiff line numberDiff line change
@@ -370,116 +370,116 @@ static int _getAlt (int pin)
370370
case C2_GPIOX_PIN_START ...C2_GPIOX_PIN_END:
371371
switch (shift) {
372372
case 0 ... 5:
373-
if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << (5 - shift))) { mode = 1; break; }
373+
if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << (5 - shift))) { mode = 1; break; }
374374
break;
375375
case 6:
376-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 9)) { mode = 4; break; }
377-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 17)) { mode = 5; break; }
376+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 9)) { mode = 4; break; }
377+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 17)) { mode = 5; break; }
378378
break;
379379
case 7:
380-
if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 11)) { mode = 1; break; }
381-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 8)) { mode = 4; break; }
382-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 18)) { mode = 5; break; }
380+
if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 11)) { mode = 1; break; }
381+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 8)) { mode = 4; break; }
382+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 18)) { mode = 5; break; }
383383
break;
384384
case 8:
385-
if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 7)) { mode = 1; break; }
386-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 30)) { mode = 3; break; }
387-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 10)) { mode = 4; break; }
385+
if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 7)) { mode = 1; break; }
386+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 30)) { mode = 3; break; }
387+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 10)) { mode = 4; break; }
388388
break;
389389
case 9:
390-
if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 6)) { mode = 1; break; }
391-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 29)) { mode = 3; break; }
392-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 7)) { mode = 4; break; }
390+
if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 6)) { mode = 1; break; }
391+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 29)) { mode = 3; break; }
392+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 7)) { mode = 4; break; }
393393
break;
394394
case 10 ... 11:
395-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << (38 - shift))) { mode = 3; break; }
395+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << (38 - shift))) { mode = 3; break; }
396396
break;
397397
case 12 ... 15:
398-
if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << (25 - shift))) { mode = 2; break; }
399-
if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << (29 - shift))) { mode = 3; break; }
398+
if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << (25 - shift))) { mode = 2; break; }
399+
if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << (29 - shift))) { mode = 3; break; }
400400
break;
401401
case 19:
402-
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 22)) { mode = 2; break; }
403-
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 30)) { mode = 5; break; }
402+
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 22)) { mode = 2; break; }
403+
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 30)) { mode = 5; break; }
404404
break;
405405
}
406406
break;
407407
case C2_GPIOY_PIN_START ...C2_GPIOY_PIN_END:
408408
switch (shift) {
409409
case 0 ... 1:
410-
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << shift)) { mode = 5; break; }
411-
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << (19 - shift))) { mode = 1; break; }
412-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << (2 - shift))) { mode = 2; break; }
410+
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << shift)) { mode = 5; break; }
411+
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << (19 - shift))) { mode = 1; break; }
412+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << (2 - shift))) { mode = 2; break; }
413413
break;
414414
case 2:
415-
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 17)) { mode = 1; break; }
416-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 0)) { mode = 2; break; }
415+
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 17)) { mode = 1; break; }
416+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 0)) { mode = 2; break; }
417417
break;
418418
case 3:
419-
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
420-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 4)) { mode = 2; break; }
421-
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 2)) { mode = 5; break; }
419+
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
420+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 4)) { mode = 2; break; }
421+
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 2)) { mode = 5; break; }
422422
break;
423423
case 4 ... 5:
424-
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
425-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5)) { mode = 2; break; }
426-
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (shift + 8))) { mode = 4; break; }
424+
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
425+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5)) { mode = 2; break; }
426+
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (shift + 8))) { mode = 4; break; }
427427
break;
428428
case 6 ... 10:
429-
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
430-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5)) { mode = 2; break; }
431-
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (shift - 3))) { mode = 5; break; }
429+
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
430+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5)) { mode = 2; break; }
431+
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (shift - 3))) { mode = 5; break; }
432432
break;
433433
case 11:
434-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 3)) { mode = 2; break; }
435-
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 19)) { mode = 3; break; }
436-
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 8)) { mode = 5; break; }
434+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 3)) { mode = 2; break; }
435+
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 19)) { mode = 3; break; }
436+
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 8)) { mode = 5; break; }
437437
break;
438438
case 12 ... 14:
439-
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (30 - shift))) { mode = 3; break; }
440-
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (shift - 3))) { mode = 5; break; }
439+
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (30 - shift))) { mode = 3; break; }
440+
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (shift - 3))) { mode = 5; break; }
441441
break;
442442
case 15:
443-
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 20)) { mode = 1; break; }
444-
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 20)) { mode = 4; break; }
445-
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 22)) { mode = 5; break; }
443+
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 20)) { mode = 1; break; }
444+
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 20)) { mode = 4; break; }
445+
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 22)) { mode = 5; break; }
446446
break;
447447
case 16:
448-
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 21)) { mode = 1; break; }
449-
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 21)) { mode = 4; break; }
448+
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 21)) { mode = 1; break; }
449+
if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 21)) { mode = 4; break; }
450450
break;
451451
}
452452
break;
453453
case C2_GPIODV_PIN_START...C2_GPIODV_PIN_END:
454454
switch (shift) {
455455
case 24 ... 25:
456-
if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << (31 - shift))) { mode = 1; break; }
457-
if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << (36 - shift))) { mode = 2; break; }
458-
if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << (36 - shift))) { mode = 3; break; }
459-
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << (53 - shift))) { mode = 5; break; }
460-
if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << (shift + 2))) { mode = 6; break; }
456+
if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << (31 - shift))) { mode = 1; break; }
457+
if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << (36 - shift))) { mode = 2; break; }
458+
if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << (36 - shift))) { mode = 3; break; }
459+
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << (53 - shift))) { mode = 5; break; }
460+
if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << (shift + 2))) { mode = 6; break; }
461461
break;
462462
case 26:
463-
if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 10)) { mode = 2; break; }
464-
if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 10)) { mode = 3; break; }
465-
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 27)) { mode = 5; break; }
466-
if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 24)) { mode = 6; break; }
463+
if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 10)) { mode = 2; break; }
464+
if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 10)) { mode = 3; break; }
465+
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 27)) { mode = 5; break; }
466+
if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 24)) { mode = 6; break; }
467467
break;
468468
case 27:
469-
if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 8)) { mode = 4; break; }
470-
if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 9)) { mode = 2; break; }
471-
if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 9)) { mode = 3; break; }
472-
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 26)) { mode = 5; break; }
473-
if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 25)) { mode = 6; break; }
469+
if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 8)) { mode = 4; break; }
470+
if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 9)) { mode = 2; break; }
471+
if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 9)) { mode = 3; break; }
472+
if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 26)) { mode = 5; break; }
473+
if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 25)) { mode = 6; break; }
474474
break;
475475
case 28:
476-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 20)) { mode = 5; break; }
477-
if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 22)) { mode = 6; break; }
476+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 20)) { mode = 5; break; }
477+
if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 22)) { mode = 6; break; }
478478
break;
479479
case 29:
480-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 22)) { mode = 4; break; }
481-
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 21)) { mode = 5; break; }
482-
if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 23)) { mode = 6; break; }
480+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 22)) { mode = 4; break; }
481+
if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 21)) { mode = 5; break; }
482+
if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 23)) { mode = 6; break; }
483483
break;
484484
}
485485
break;

0 commit comments

Comments
 (0)