Skip to content

skhynix_dram.md

Latest commit

 

History

History
244 lines (187 loc) · 18.2 KB

skhynix_dram.md

File metadata and controls

244 lines (187 loc) · 18.2 KB
Raw

SK hynix DRAM PN 规则

采集日期：2026-05-18

本页记录 SK hynix standalone DRAM 颗粒的 PN 结构。规则只按结构化 token 解码，不把完整 PN 作为白名单；无法从外部资料确认的字段只保留厂商 token，不推断为确定规格。

外部资料

H5TQ / H5TC / H5AN DDR3-DDR4 颗粒

结构：

H5 + family + density + width + config + die/package/revision + -speed + temp

已进入 iTXTech fdnext DecodePack 的 token:

Token 字段 说明
TQ dram_type / voltage DDR3 SDRAM，1.5V VDD
TC dram_type / voltage DDR3L SDRAM 系列，输出标准类型仍为 DDR3，1.35V VDD
AN dram_type / voltage DDR4 SDRAM，1.2V VDD
1G/2G/4G/8G/AG density 1Gb/2Gb/4Gb/8Gb/16Gb
4/8/6 width x4 / x8 / x16
F/J/... 内部 package token 只用于内部解析；fields.package 只根据位宽输出 78ball 或 96ball FBGA
AFR/CFR/CJR/... die_revision SK hynix 常见 die/revision 三字符标记，直接保留为厂商 token
P/R solder_type 只从 die/package/revision 三字符标记末位输出 RoHS / Halogen-free 语义，不作为 package code 展示

已确认多 die / CS 组合：

Key PN family die stack / CS source tier
TC:8G:4:3:AMR H5TC8G43AMR 2 dies / 2 CS external_confirmed
TC:8G:8:3:AMR H5TC8G83AMR 2 dies / 2 CS external_confirmed
TC:8G:6:3:AMR H5TC8G63AMR 2 dies / 2 CS external_confirmed
AN:AG:8:N:CMR H5ANAG8NCMR 2 dies / 2 CS external_confirmed
AN:AG:6:N:CMR H5ANAG6NCMR 2 dies / 1 CS external_confirmed

H5C DDR5 颗粒

当前落地 SK hynix DDR5 component decoder 表中的结构：

H5C + density + width + generation + speed + temperature + [X + serial]

已进入 iTXTech fdnext DecodePack 的 token:

Token 字段 说明
G3/G4/GD/G5/G6 dram_density 基础容量 8Gb / 16Gb / 24Gb / 32Gb / 64Gb；有 serial die stack 时总容量按 die count 放大
4/8/6 dram_width / package fallback x4 / x8 / x16；x4/x8 为 82-ball FBGA，x16 为 106-ball FBGA
M/A/B/C/D/E/J dram_generation / die_revision 1st / 2nd / 3rd / 4th / 5th / 6th / 10th-or-special generation，同时保留 M-die / A-die 等简短 die revision
EB/EE/GB/GE/HB/KB/MB dram_speed DDR5-4800 / 5600 / 6400 / 7200 / 8000 及对应 timing；EE / GE 标注 3DS speed bin
D/J/T operation_temperature Commercial 0 to 95C；Industrial -40 to 95C
X012 等 serial token 只作内部解析；公开输出 dram_die_density、dram_die_count、package，TSV 通过 special_option 输出

已确认 serial code:

Serial die density package die count special
012 16Gb 82-ball FBGA 2 TSV
013 16Gb 82-ball FBGA 4 TSV
014 16Gb 82-ball FBGA 1 -
015 16Gb 106-ball FBGA 1 -
017 16Gb 106-ball FBGA 1 -
018 16Gb 82-ball FBGA 1 -
021 24Gb 82-ball FBGA 1 -
022 24Gb 106-ball FBGA 1 -
023 16Gb 82-ball FBGA 4 TSV
024 16Gb 82-ball FBGA 2 TSV
051 32Gb 82-ball FBGA 1 -
052 32Gb 106-ball FBGA 1 -

对 H5CG44AEBDXxxx 这类 ordering 表中的 placeholder，dram-pn.json 只加入 H5CG44AEBD 这种去掉 Xxxx 的补全种子；对 H5CG44AGBDX018N、H5CG54MGBDX051 这类已知 serial PN，资源保留完整 X + 3 位 serial。

H5GQ GDDR5 颗粒

结构：

H5GQ + density + 24 + die/package/revision + -speed + temp

已进入 iTXTech fdnext DecodePack 的 token:

Token 字段 说明
1H/2H/4H/8H density 1Gb/2Gb/4Gb/8Gb；2H 有 datasheet 直接确认
24 width x32 I/O 配置
R0/T2/T0 dram_speed 对 H5GQ2H24AFR datasheet 分别确认 6.0/5.0/4.0Gbps/pin

H56 GDDR6 颗粒

当前规则覆盖两组 SK hynix GDDR6：

H56C8H24 + die/package/revision + -speed + temp
H56G42 + A + speed + D + X + 014

H56G42A...014 已进入 iTXTech fdnext DecodePack 的 token:

Token 字段 说明
H56G42 dram_density / dram_width 16Gb GDDR6，x32
A die_revision 固定 design / die revision token
S8/S6/S4/S2 dram_speed max 20 / 18 / 16 / 14Gbps per pin，并附 WCK 10.0 / 9.0 / 8.0 / 7.0GHz
D 内部 power / option token ordering PN 固定 token，不作为公开 code 输出
X014 内部 serial token 只用于匹配当前 ordering PN，不作为公开 code 输出

公开输出固定 package = 180-ball BGA、dram_voltage = 1.8V VPP; 1.35V / 1.25V / 1.20V VDD/VDDQ、interface_type = POD_135 / POD_125 和 solder_type = Lead-Free and Halogen-Free (RoHS compliant)。

H9CC LPDDR3 颗粒

当前规则覆盖 H9CCNNNBLTBLAR-NxD：

H9CCNNN + BLTBLAR + -N + speed + D

已进入 iTXTech fdnext DecodePack 的 token:

Token 字段 说明
BLTBLAR 主体结构 LPDDR3-only MCP/PoP 结构；NVM density / speed 均为 none
T/U dram_speed LPDDR3-1600 / LPDDR3-1866
D operation_temperature Commercial 0 to 85C

公开输出固定 dram_density = 16Gb、dram_width = x32、dram_die_count = 4、cs_count = 2、channel_count = 1、package = 178-ball FBGA、dram_generation = 3rd generation、interface_type = HSUL_12 和 solder_type = Lead and Halogen Free。

H9HC LPDDR4 颗粒

当前规则覆盖 H9HCNNN[4K/8K/BK/CP/FA][UM/MM/MA]L[H/X]R-* 形式：

H9HCNNN + density/stack token + package/mode token + -suffix

已进入 iTXTech fdnext DecodePack 的 token:

Token 字段 说明
4K/8K/BK/CP/FA density 4Gb / 8Gb / 16Gb / 32Gb / 64Gb
8K dram_die_count, cs_count, channel_count 2 dies, 1 CS；2 Channel
BK dram_die_count, cs_count, channel_count 2 dies, 1 CS；2 Channel
CP dram_die_count, cs_count, channel_count 4 dies, 2 CS；2 Channel
FA dram_die_count, cs_count, channel_count 8 dies, 2 CS；2 Channel
UM/MM/MA DRAM Voltage / I/O / Option LPDDR4 或 LPDDR4X、电压域与 dram_width
L dram_generation 1st generation
package H/X package 200-ball FBGA
material R solder_type Lead and Halogen Free
suffix speed L/M/E dram_speed LPDDR4/LPDDR4X-3200 / -3733 / -4266
suffix temperature E/I/H operation_temperature -2585C / -4095C / -25~105C；只对公开资料可确认的温度范围输出

dram_width 不由 H9HC 前缀、density token 或 package token 单独推断，而由后续 DRAM Voltage / I/O / Option 语义表决定；未知 option 仍保留 density、stack、generation、package、speed、temperature 等已确认字段，只省略 width / voltage / type 中无法确认的部分。

H9HK LPDDR4 PoP 颗粒

当前规则覆盖 H9HKNNNBTUMUBR-NL[M/H]：

Token 字段 说明
BT density / stack 16Gb, DDP, 4Ch 1CS
UM DRAM Voltage / I/O / Option LPDDR4, x16
U dram_generation 1st generation
B package 366-ball FBGA (15x15)
R solder_type Lead and Halogen Free
suffix L + M/H speed / temperature LPDDR4-3200；-2585C / -25105C

H9JC LPDDR5 颗粒

当前规则覆盖 H9JCNNN(BK3|CP3|FA5)MLYR-*。dram_width 同样从 DRAM option token M 输出，不从 H9JC 前缀推断：

Token 字段 说明
BK3/CP3/FA5 density / stack 16Gb / 32Gb / 64Gb；2 dies 1 CS / 4 dies 2 CS / 8 dies 2 CS
M DRAM Voltage / I/O / Option LPDDR5, x32, 1.8V VDD1 / 1.05V VDD2 / 0.5V VDDQ
Y package 315-ball FBGA
R solder_type Lead and Halogen Free
suffix N6E speed / temperature LPDDR5-6400；-25~85C

H58G LPDDR5X 颗粒

当前规则覆盖 H58(G5/G6/G7) + organization + C + K8 + B + X + serial：

Token 字段 说明
G5/G6/G7 density 32Gb / 64Gb / 128Gb
6/8 dram_width x16 / x8
C dram_generation 4th generation
K8 dram_speed LPDDR5X-8533
B operation_temperature -25~85C
X reserved 内部 reserved token，不作为公开 code 字段输出
146/147/185 package 315-ball FBGA

其中有功能框图或公开 ordering 资料确认的组合输出 dram_die_count / cs_count：

Key density topology fields
G5:146 32Gb 2 dies, 1 CS；2 Channel
G6:147 64Gb 4 dies, 2 CS；2 Channel
G7:185 128Gb channel_count=2, cs_count=2（公开资料只确认 2Ch 2CS，不推断 die 数）

尾缀处理

  • - 后面的 speed / temperature / revision 不作为主结构强制条件。
  • 例如 H5AN8G8NAFR 没有 -UHC 时仍输出 SK hynix、DDR4、8Gb、x8、package code 与 die revision，只是不输出 dram_speed / operation_temperature。
  • 对已有可确认 speed 的完整 PN，dram_speed 必须输出频率或明确 speed bin；对可确认物理 die 数和 CS 的 LPDDR PN，必须分别输出 dram_die_count=N 与 cs_count=M。

输出约定

  • standalone DRAM device.productType 输出短 DRAM 世代名，例如 DDR3、DDR4、DDR5、LPDDR4、GDDR5。
  • 内部 dram_type 不带厂商名且不保留冗余后缀，使用 DDR3、DDR4、DDR5、LPDDR4、GDDR5 这类短标准名。
  • package code 只作为内部解析 token；只有 datasheet / 外部拆解能确认实际封装时才写 fields.package。
  • 资料状态、来源 URL、确认状态等维护信息不得进入用户可见 fields。